- Modellierung einer DLX RISC Architektur in VHDL auf Register-Transfer Ebene
- Cachecontroller für DLX-RISC Architektur
- Einsatz eines aktuellen Mikrocontrollers in einer virtuellen Plattform für eine
Bildverarbeitungsanwendung
Module EIT-EMS-546-M-4
Embedded Processor Lab (M, 3.0 LP)
Module Identification
| Module Number | Module Name | CP (Effort) |
|---|---|---|
| EIT-EMS-546-M-4 | Embedded Processor Lab | 3.0 CP (90 h) |
Basedata
| CP, Effort | 3.0 CP = 90 h |
|---|---|
| Position of the semester | 1 Sem. in WiSe/SuSe |
| Level | [4] Bachelor (Specialization) |
| Language | [EN] English |
| Module Manager | |
| Lecturers | |
| Area of study | [EIT-EMS] Microelectronic Systems Design |
| Livecycle-State | [NORM] Active |
Courses
| Type/SWS | Course Number | Title | Choice in Module-Part | Presence-Time / Self-Study | SL | SL is required for exa. | PL | CP | Sem. | |
|---|---|---|---|---|---|---|---|---|---|---|
| 2L | EIT-EMS-546-K-4 | Embedded Processor Lab
| P | 28 h | 62 h | - | - | PL1 | 3.0 | WiSe/SuSe |
- About [EIT-EMS-546-K-4]: Title: "Embedded Processor Lab"; Presence-Time: 28 h; Self-Study: 62 h
Examination achievement PL1
- Form of examination: practical laboratory exam
- Examination Frequency: each semester
Evaluation of grades
The module is not graded.
Contents
Competencies / intended learning achievements
Nach Abschluss des Moduls können Sie...
- ... einfache Rechnerarchitekturen in synthetisierbarem VHDL entwerfen und implementieren.
- ... State-of-the-Art EDA Werkzeuge anwenden.
- ... unterschiedliche Abstraktionsebenen für die Beschreibung digitaler Systeme erklären und anwenden.
- ... in einem Team eine praktische Aufgabenstellung lösen.
Requirements for attendance (informal)
VHDL-Kenntnisse
Modules:
Requirements for attendance (formal)
None