- Typische DSP-Algorithmen (Signalverzögerungskette mit Abgriffen, FIR- und IIR-Filter, Mitteln im Zeitbereich, exponentielles Glätten, adaptive Filter, digitale Sinusgeneratoren, FFT, Zufallszahlen, Funktionsapproximation mit Polynomen und Newton-Verfahren, Signalerzeugung mit Lookup-Tabelle und Interpolation, AlphaMaxBetaMin)
- DSP-Zahlenformate (Ganze und reelle Zahlen mit ihren Zahlenbereichen, Festkommaarithmetik, einfache und doppelte Genauigkeit, Fließkommaarithmetik, Genauigkeit und Dynamik, Überlauf-, Rundungs- und Abschneidekennlinien)
- Architektur typischer DSPs (DSP-Architekturen von Analog-Devices, Texas-Instruments und Motorola, modifizierte Harvardarchitektur, CISC-RISC-DSP, Befehls-Pipelining
- Motorola DSP56300-Familie (Daten-ALU mit Registersatz, Wortdarstellungen, Saturationsarithmetik, konvergentes Runden, Skalierung, Adressierungsarten, Interruptverarbeitung, Befehlssatz, Entwicklungswerkzeuge)
- DSP-Systeme (Externer Speicher, Bustiming (Mixed Speed Expansion, Datenein- und ausgabe, Paralleler Hostport, Serieller Hostport, Audio-Schnittstellen)
- DSP-Algorithmen (DSP gerechte Implementierung der o. g. typischen DSP-Algorithmen)
Module EIT-DSV-534-M-7
Digital Signal Processing: Algorithms and their Implementation (M, 3.0 LP)
Module Identification
| Module Number | Module Name | CP (Effort) |
|---|---|---|
| EIT-DSV-534-M-7 | Digital Signal Processing: Algorithms and their Implementation | 3.0 CP (90 h) |
Basedata
| CP, Effort | 3.0 CP = 90 h |
|---|---|
| Position of the semester | 1 Sem. in SuSe |
| Level | [7] Master (Advanced) |
| Language | [DE] German |
| Module Manager | |
| Lecturers | |
| Area of study | [EIT-DSV] Digital Signal Processing |
| Reference course of study | [EIT-88.781-SG#2010] M.Sc. Electrical and Computer Engineering [2010] |
| Livecycle-State | [NORM] Active |
Courses
| Type/SWS | Course Number | Title | Choice in Module-Part | Presence-Time / Self-Study | SL | SL is required for exa. | PL | CP | Sem. | |
|---|---|---|---|---|---|---|---|---|---|---|
| 2V | EIT-DSV-534-K-7 | Digital Signal Processing: Algorithms and their Implementation
| P | 28 h | 62 h | - | - | PL1 | 3.0 | SuSe |
- About [EIT-DSV-534-K-7]: Title: "Digital Signal Processing: Algorithms and their Implementation"; Presence-Time: 28 h; Self-Study: 62 h
Examination achievement PL1
- Form of examination: oral examination (30 Min.)
- Examination Frequency: each semester
Evaluation of grades
The grade of the module examination is also the module grade.
Contents
Competencies / intended learning achievements
- Kenntnis von DSP-Strukturen (Digitale Signalprozessoren), DSP-Familien
- Vertiefte Kenntnisse in typischen Algorithmen der DSV
- Vertiefte Kenntnisse der Implementierung von DSV-Algorithmen, grundlegende Techniken in numerischer Mathematik
Requirements for attendance (informal)
Grundkenntnisse Systemtheorie zeitdiskreter Systeme
Requirements for attendance (formal)
None
References to Module / Module Number [EIT-DSV-534-M-7]
| Course of Study | Section | Choice/Obligation |
|---|---|---|
| [EIT-88.781-SG#2010] M.Sc. Electrical and Computer Engineering [2010] | Theoretical Part | [P] Compulsory |
| [EIT-88.A44-SG#2018] M.Sc. Media and Communication Technology [2018] | Technical Elective Subjects | [W] Elective Module |
| [EIT-88.?-SG#2021] M.Sc. Electrical and Computer Engineering [2021] | Major Communication Technology (KOM) | [P] Compulsory |
| [EIT-88.?-SG#2021] M.Sc. Media and Communication Technology [2021] | Technical Elective Modules | [W] Elective Module |
| [EIT-88.A20-SG#2021] M.Sc. European Master in Embedded Computing Systems (EMECS) [2021] | Elective Subjects | [W] Elective Module |
| [EIT-88.?-SG#2021] M.Sc. Embedded Computing Systems (ESY) [2021] | Elective Subjects | [W] Elective Module |