Module Handbook

  • Dynamischer Default-Fachbereich geändert auf EIT

Course EIT-EMS-546-K-4

Embedded Processor Lab (2L, 3.0 LP)

Course Type

SWS Type Course Form CP (Effort) Presence-Time / Self-Study
2 L Laboratory course 3.0 CP 28 h 62 h
(2L) 3.0 CP 28 h 62 h

Basedata

SWS 2L
CP, Effort 3.0 CP = 90 h
Position of the semester 1 Sem. in WiSe/SuSe
Level [4] Bachelor (Specialization)
Language [EN] English
Lecturers
Area of study [EIT-EMS] Microelectronic Systems Design
Livecycle-State [NORM] Active

Contents

  • Modellierung einer DLX RISC Architektur in VHDL auf Register-Transfer Ebene
  • Cachecontroller für DLX-RISC Architektur
  • Einsatz eines aktuellen Mikrocontrollers in einer virtuellen Plattform für eine

Bildverarbeitungsanwendung

Literature

bei den einzelnen Versuchsanleitungen angegeben

Materials

werden mit den einzelnen Versuchsanleitungen ausgegeben

Requirements for attendance (informal)

VHDL-Kenntnisse

Modules:

Requirements for attendance (formal)

None

References to Course [EIT-EMS-546-K-4]

Module Name Context
[EIT-EMS-546-M-4] Embedded Processor Lab P: Obligatory 2L, 3.0 LP